• <u id="u4ssc"></u>
    <sup id="u4ssc"></sup>
  • <label id="u4ssc"></label>
  • <button id="u4ssc"><dd id="u4ssc"></dd></button>
    Company
       
    科偉奇首頁 | XILINX  

    Virtex-6 FPGA 系列

     

    Virtex-6 LXT FPGA 功耗最低的高性能 FPGA

    • 針對需要高性能邏輯和 DSP 并帶有低功耗 6.6Gpbs 串行連接功能的系統進行了優化
    • 集成式 PCI Express? 和三態以太網媒體訪問控制器(MAC)模塊
    Virtex?-6 LXT FPGA 針對高性能邏輯和 DSP 以及低功耗串行連接功能進行了優化,提供 6.6Gbps GTX 收發器和內置式 PCIe? 與三態以太網 MAC 模塊,能夠以更低的功耗滿足更高的帶寬和性能需求。

    Virtex?-6 LXT FPGA 針對高性能邏輯和 DSP 以及低功耗串行連接功能進行了優化,提供 6.6Gbps GTX 收發器和內置式 PCIe? 與三態以太網 MAC 模塊,能夠以更低的功耗滿足更高的帶寬和性能需求。

    Virtex-6 LXT FPGA 的優勢
    高性能邏輯和 DSP 功能
    • 利用2倍于上一代面向流水線設計的 Virtex FPGA 的觸發器加強高速邏輯架構
    • 更高的 DSP48E1 slice 比,支持高性能 DSP
    • 更高的 block RAM 比實現了數據緩沖,并且滿足 DSP 的要求
    利用 6.6Gbps GTX 收發器實現低功耗串行連接功能
    • 功耗降低了25%:在 6.6Gbps 下,功率低于 150mW(典型值)
    • 單個 FPGA 內的 GTX 收發器多達36個
    • 高度靈活的時鐘控制技術實現了獨立 Rx 和 Tx 操作,能夠有效地將某些應用的收發器數量加倍
    • 保證符合常見標準的要求,如 10/40/100G 以太網、PCI Express、OC-48、XAUI、SRIO 和 HD-SDI
    • 第二代集成式 PCI Express 模塊和第三代三態以太網 MAC 模塊可以輕松實現常見接口
    • 利用面向 Virtex-6 FPGA 的連接功能套件加快開發步伐
    利用 1.4 Gbps SelectIO? 技術構建高帶寬并行接口
    • ChipSync? 源同步技術可以輕松滿足行業標準和定制協議最為嚴苛的時序要求
    • 利用動態控制三穩態數控阻抗降低功耗
    • DDR3 存儲器的內置式支持
      • 寫電平
      • 動態時鐘反轉控制
      • 低抖動性能通路時鐘控制
    • 存儲器接口發生器工具可以輕松構建可靠的、到最新高性能存儲器的接口,包括 DDR3 和 DDR2 SDRAM、QDR II+ SRAM 與 RLDRAM II
    免轉換成本削減方法
    需要為節約成本的高性能 FPGA 實現最低的產品總擁有成本?參照我們的 EasyPath?-6 FPGA 成本削減方法!
    40nm ExpressFabric 架構,采用6-輸入 LUT
    通過有效利用 40nm 三柵極氧化層工藝實現最高的性能。

    第二代 ExpressFabric 技術采用6輸入查找表(LUT),從而能夠以更少的邏輯電平、更少的布線和更低的扇出來實現更高的性能。為了進一步提升性能,Xilinx 將與各個 LUT 相關的觸發器數量加倍,從而能夠更好地支持高速設計的流水線。

    • 與上一代產品相比,40nm 三柵極氧化層工藝將性能提升了1個速度級別,將功耗降低了50%
    • 第二代6輸入查找表(LUT)架構利用最高的觸發器:LUT 比加強了流水線
    • 靈活的 LUT 可以配置成邏輯、分布式 RAM(64位/LUT 或256位/CLB)或移位寄存器
    • 第二代對角對稱互聯實現了最短、最快的布線
    • 74,500~758,800個邏輯單元,可以實現系統級集成
    600 MHz 時鐘管理通道(2 MMCM)
    利用高精度、低抖動時鐘控制技術實現最高的速度。

    Virtex-6 FPGA 內的新型混合模式時鐘管理器(MMCM)實現了器件的時鐘管理通道(CMT)內的 DCM 和 PLL 電路提供的靈活而又精確的時鐘綜合、移相和抖動濾波優勢。增強型時鐘分配網絡利用新型中點緩沖來降低歪斜。

    • 基于 PLL 的新型混合模式時鐘管理器(MMCM)實現了最低的抖動和抖動濾波
    • 增強型頻率綜合將控制精度提高了8倍
    • 與 Virtex-5 DCM 技術提供的相同的精確相位控制
    • 18個 MMCM 提供了低于 30ps 的精確相位控制,從而實現了更好的設計余量
    • 差分全局和局部時鐘控制技術保證實現低歪斜和低抖動
    • 中點緩沖降低了片上時鐘網絡內的歪斜和抖動
    600MHz block RAM(1,000Kb)
    用于高密度片上存儲器的 600MHz、36Kb block RAM 實現了高效數據緩沖。

    Virtex-6 FPGA 為緩沖和存儲片上數據提供了高達 38Mb 的集成式 block RAM。靈活的 block RAM 可以配置成2個 18Kb 模塊或1個 36 Kb 模塊、真正的雙端口、簡單的雙端口和 FIFO,并且可以提供獨立的讀/寫端口寬度配置。利用可選流水線功能實現 600 MHz 操作。內置式級聯邏輯可以從2個 32k x 1 block RAM 配置創建1個 64k x 1 存儲器。

    • 可以分割成2個 18Kb 模塊,以便將 Block RAM 帶寬加倍
    • 將 Block RAM 配置成多速率 FIFO
    • 內置式64位糾錯碼(ECC)功能,可以實現高可靠性系統
    • 自動節能電路
    采用 ChipSync 源同步技術的 1.40Gbps SelectIO 引腳
    實現行業標準和定制協議。

    內置式功能可以輕松滿足行業標準和定制協議最為嚴苛的時序要求,同時還可以在同一器件內利用30個可獨立配置的 I/O 庫支持多個電學標準。

    • 利用 PCI?、RapidIO?、XSBI、SPI4.2 等實現的設計
    • 配置 I/O,以便在 1.0V~2.5V 的電壓下支持 HSTL、LVDS(SDR 和 DDR)等
    • DDR3 1066 存儲器的內置式寫電平支持
    • 利用內置式 I/O 延遲電路簡化板設計,從而利用靈活的每比特去歪斜補償不等的跡線長度
    • 利用內置式串行器/解串器讓輸入數據與 FPGA 內部時鐘保持同步
    • 自適應延遲設置會自動進行重新校準來補償不斷變化的工作條件
    • 新性能通路時鐘控制網絡提供了專用通路來降低片外時鐘的抖動
    • 三穩態 I/O 降低了存儲器接口的功耗
    • 帶有片上有源 I/O 終端的數控阻抗(DCI)減少了元件數量,節省了板空間,簡化了板設計
    6.6Gbps GTX 收發器
    實現線路速率介于 150Mbps 和 6.6Gbps 之間的低功耗連接功能

    以最低的功耗實現串行協議,以便輕松快速地構建完整的、面向芯片到芯片、板到板和盒到盒通信的串行解決方案。

    • 靈活的 SERDES 讓發射和接收通道能夠在不同的數據速率下運行,從而有效地將某些應用中的收發器數量增加了一倍
    • 功能強大的發射和接收均衡(發射預加重、接收線性均衡和 DFE)能夠以較高的線路速率實現最佳的信號完整性
    • 集成式“變速箱”實現了靈活編碼:8b/10b、64b/66b、64b/67b
    • 高度靈活的時鐘控制技術實現了獨立 Rx 和 Tx 操作,能夠有效地將某些應用的收發器數量加倍
    • 設計用來與集成式 PCI Express 和三態以太網 MAC 模塊協同工作
    • 功耗降低了25%:在 6.6Gbps 下,功率低于 150mW(典型值)
    • 保證符合常見標準的要求,如 10/40/100G 以太網、PCI Express、OC-48、XAUI、SRIO 和 HD-SDI
    11.18Gbps GTH 收發器
    GTH 收發器:9.953Gbps - 11.18Gbps

    利用全面的、用于構建芯片-芯片、板-板和盒-盒通信的串行解決方案輕松而又快速地實現性能最高的串行協議。

    • 靈活的 SERDES 支持多速率應用
    • 實現 40G 和 100G 協議等
    • 功能強大的發射和接收均衡(發射預加重、接收線性均衡和 DFE)能夠以較高的線路速率實現最佳的信號完整性
    • 集成式“變速箱”實現了靈活編碼:8/10b/66b、64b/b
    • 低功耗:~220mW(典型值)@10.3125Gbps
    • 保證符合常見標準的要求,如 1/40/100G 以太網、PCI Express、OC-48、XAUI、SRIO 和 HD-SDI
    PCI Express(PCIe)端點/根端口模塊
    實現成本、功耗和復雜度均更低的 PCI Express。

    利用用于構建新一代圖形、存儲、網絡和 I/O 器件的集成式 PCIe 接口模塊將設計風險降至最低水平。Virtex-6 FPGA 內的 PCI Express 模塊實現了事務處理層、數據鏈路層和物理層功能,能夠以最低的 FPGA 邏輯利用率提供完整的 PCI Express 端點和根端口功能。

    • 通過 PCI SIG 驗證的 Gen1 和 Gen2 兼容性(被納入集成商名單)
    • 與 GTX 收發器一起提供 PCIe 端點和根端口功能
    • 內置式硬 IP 可以釋放用戶邏輯資源,降低功耗
    • 多個 PCIe 模塊,可以增加帶寬,提供多種功能,或者在單個 FPGA 內同時實現端點和根端口支持
    • 利用可升級帶寬(x1、x2、x4、x8 @ Gen1 和 Gen2 數據速率)保持軟件投資和延長基礎設施的使用壽命
    • 可以隨著項目的進行將設計重定位到更大的 FPGA 上,而無需修改您的 PCIe 接口設計
    • PCI Express(PCIE)
    以太網媒體訪問控制器模塊
    通過集成式三態 EMAC 連接到互聯網上。

    Virtex-6 FPGA 整合了4個嵌入式三態以太網媒體訪問控制器(MAC)模塊(Virtex-6 LX760 器件除外),提供了靈活的連接功能,同時還能釋放用戶邏輯資源和降低功耗。10/100/1000 Mbps 三態 EMAC 功能符合 IEEE 802.3 的要求,并且通過了 UNH 協同工作能力的測試和認證。它們提供:

    • 2.5 Gbps 模式,可以利用定制協議實現更高的帶寬
    • 可編程 PHY 接口
    • 帶有 SelectIO 接口的 MII/GMII
    • 與 RocketIO? 收發器一起使用時的 SGMII(需要外部 PHY)
    • 用于監控 Tx 和 Rx 幀性能的實時統計數據接口端口
    • Jumbo 幀支持
    • 接收地址濾波器,可以接受/拒絕信息包
    • 到微處理器的 DCR 總線連接
    • 使用 RocketIO 收發器時,完整的、面向 1000 Base-X 的單芯片解決方案(無需外部 PHY)
    • 是網絡管理或遠程 FPGA 監控的理想之選
    • 用戶可配置接口
    600MHz DSP48E1 slice
    利用 DSP48E1 slice 實現了高達 900+ GMACS 的性能,從而提升了算法性能。

    利用 DSP48E1 slice 實現了 1,000 GMACS 的性能,從而能夠利用 FPGA 架構固有的并行性構建有效的濾波器硬件設計。

    • 增加所有器件內的 DSP 資源;Virtex-6 SX475T FPGA 內的 Slice 多達2,016個
    • 帶有25 x 18乘法器、48位加法器、和48位累加器(可級聯為96位)的增強型架構能夠以更少的 slice 實現單/雙精度浮點數學和高精度濾波器
    • 新型集成式預加法器實現了效率更高、性能更高的對稱和多相濾波器
    • 支持飽和運算的模式檢測、收斂舍入和下溢/溢流檢測
    • 40多種動態控制工作模式,包括乘法器、乘累加器、乘法器-加法器/減法器、3輸入加法器、桶形移位器、寬總線多路復用器、寬計數器和比較器
    • 低功耗:在38%的翻轉率下,各個 DSP48E1 slice 僅消耗 1.09mW/100MHz 的功率,比上一代 slice 低20%
    系統監控器和模數轉換器
    簡化了系統管理和診斷。

    這個集成式散熱管理和片上電源電壓測量解決方案簡化了系統管理和診斷,并且可以將功耗降至最低水平。系統監控器還在硬件開發和制造過程中實現了調試與測試。用戶定義警報可以告知臨界溫度和電源條件。

    系統監控器完全可以從架構或 JTAG 抽頭獲得,并且在 FPGA 配置之前和掉電過程中(僅通過 JTAG 抽頭)一加電即可正常運行。通用模數轉換器(ADC)可以將片上模擬傳感器輸出數字化,并且可以監控17個外部模擬輸入來獲取環境數據。自動校準和自檢特性可以在 -40°C 至 +125°C 的溫度范圍內實現準確而又可靠的測量。

    • 用于監控電源電壓和溫度的單芯片解決方案
      • 片上溫度測量(±4°C)
      • 片上電源測量(±1%)
    • 簡便易用,功能齊全
      • 在器件配置之前、之中和之后都可以使用
      • 基本操作無需設計
      • 自動監控所有片上傳感器
      • 片上傳感器的用戶可編程報警閾值
    • 內置式、用戶可用10位、200-kSPS(每秒1000個采樣)ADC
      • 自動校準偏移和增益誤差
      • DNL = ±0.9 LSB(最大值)
    • 支持的外部模擬輸入通道多達17條
      • 0V~1V 的輸入電壓范圍
      • 監控外部傳感器,如電壓、溫度
      • 通用模擬輸入
    • 如果檢測到片上溫度達到 125°C(默認情況下,禁用),芯片會自動掉電
    第三代 sparse chevron 封裝技術
    控制系統噪聲,簡化 PCB 布局。

    高級 sparse chevron 封裝技術提供了極大的系統設計優勢,縮短了設計周期,削減了系統成本。

    • 獨特的 PWR/GND 引腳模式可以將串擾降至最低水平,并且能夠減少 PCB 層數
    • 基片上旁路電容器縮小了 PCB 面積
    增強型配置和比特流保護
    削減了系統成本,提高了可靠性,保護了設計安全。
    • 利用商用 SPI 和并行閃存進行配置
    • 部分重配置支持提高了設計靈活性和邏輯效率;速度快10倍
    • 利用多比特流管理實現了可靠的在系統重配置
    • 內置式誤差檢測與校正實現了更好的 SEU 保護
    • 利用256位 AES(高級加密標準)安全性和電池后備或非易失性 e-fuse 密鑰存儲保護您的設計
    • Device DNA 可以防止發生未授權過渡構建
    適于何種應用?
    滿足有線通信領域不斷增加的帶寬需求

    Virtex-6 FPGA 提供了開發用于綠色中心局的產品所需的所有功能。

    • 在現有功耗和冷卻面積內實現更高的性能和帶寬
    • 整合了分組處理和流量管理功能以及更快、更寬的數據通路,可以滿足苛刻的吞吐量和延遲要求
    • 利用 SelectIO? 技術簡化了到 DDR3、RLDRAM 和 QDR SRAM 的接口
    • 利用面向主要協議的 IP 和靈活的、支持 10Gbps 以上的線路速率的串行收發器實現 40G 與 100G 橋接
    用于核心網絡的 OTU-4 成幀和 EFEC
    用于核心網絡的 OTU-4 成幀和 EFEC

    實現到具有成幀、增強型前向糾錯(EFEC)功能的 100GE MAC 的光學接口,并利用2個 Virtex-6 LX550T FPGA 通過 Interlaken 連接 ASIC(或背板)。

    實現了無線基礎設施內的“綠色”基站

    Virtex-6 FPGA 能夠幫助您降低成本和功耗,提供可升級平臺,支持多個空中接口標準。

    • 整合了波峰系數削減(CFR)和數字預失真(DPD)算法,將功率放大器的效率提高了4倍,從而降低了 OPEX
    • 通過將無線電功能整合到單個 FPGA 內以及邏輯、存儲器和 DSP 資源的最佳均衡將功耗降低了50%以上(相比于基于 ASSP 的實現)
    • 提供靈活的多?;?,簡化了載波支持多個空中接口的挑戰
    • 利用 DUC/DDC、CFT、DPD 等的可重用 IP 加快了實現步伐
    長期演進(LTE)2x2 無線電設計
    長期演進(LTE)2x2 無線電設計

    利用單個 Virtex-6 LX130T FPGA 削減總成本,降低功耗,提高可靠性。引腳兼容架構可以利用相同封裝內的 Virtex-6 LX195T FPGA 輕松擴大到4x4!

    提供用于廣播的動態、高分辨率視頻和音頻

    整合了 Virtex-6 和 Spartan-6 FPGA 來構建成本更低、用于連接廣播和電信網絡的、基于 IP 的設備。

    • 通過在大容量 FPGA 內整合多個接口、編解碼器和視頻處理算法來削減單位通道成本
    • 利用集成式 DSP 資源提高視頻質量,進而實現系統差異化
    • 在 10Gbps 以太網上聚集多個未壓縮的、高達全 1080p60 HD 的 SDI 視頻流,或者在 1Gbps 以太網上連接多個壓縮的 ASI 流,以便利用集成式低功耗收發器實現三重播放服務
    • 利用面向三速率 SDI、視頻多路復用器/多路分配器等的參考設計加快實現步伐
    支持 SD/HD/3G-SDI 接口的新一代生產開關
    支持 SD/HD/3G-SDI 接口的新一代生產開關

     

     



    亚洲欧美日韩一区二区_国厂精品92福利电影_跟喂奶期少妇玩3p大战_亚洲国产在线精品国自产91